到目前为止，E3报道主要关注AMD围绕其即将推出的CPU和GPU产品发布的两个主要公告。但该公司还提供了一些其他有趣的演讲，包括一个关于Socket AM4演变的演讲。 而某些技术比其他技术更受关注，没有人会在10或20次深入了解CPU和GPU架构时眨眼，但我们很少谈论插座或主板设计 - 即使这些是我们使用的产品的关键基础。没有套接字AM4，Ryzen CPU只是昂贵的沙子。正如AMD所说，有一个不为人知的故事，即AM4如何从具有4x28nm核心（Bristol Ridge）的单片芯片扩展到具有16芯的混合工艺芯片。 随着摩尔定律的放缓，制造商已转而采用其他方法来实现他们希望从一代人到下一代人所看到的改进。他们不是依靠直接节点缩小来提高性能，而是将包装作为一种攫取新收益的方式。AMD的Fury X GPU系列推出了HBM的使用，它是一个例子，说明封装改变如何能够显着降低功耗（在这种情况下的内存子系统功耗），同时仍能提供显着的增益。向小芯片的转变是公司解决这个问题的一种方式 - 但小芯片仍然必须以通用套接字标准连接在一起。 AMD与第一代Ryzen一起为其模块化芯片级方法奠定了基础。虽然它没有单独的I / O芯片，但是在自己的独立封装中构建CPU并通过通用结构连接它们的想法仍然是朝着今天芯片尺寸增加的方向迈出的一步。 AMD的一个主要挑战是保持引脚兼容性，同时从构建在28nm上的单片四核芯片转换到在同一封装上部署14nm和7nm芯片的混合核心计划。请记住，没有办法改变哪些引脚携带哪些数据。可以对插槽进行增强和改进，但更改套接字设计会破坏向后兼容性。 尽管存在这样的挑战，但AMD将7nm Ryzen的凸起间距从150um降低到130um，目前只有两家供应商正在构建这类解决方案。为了有效地实现这一转变，AMD必须从传统的无铅焊料凸点转变为采用所谓的铜柱，采用无铅焊帽，这允许明显更小的凸起间距。 12nm I / O芯片默认使用焊料凸点，但7nm芯片使用铜柱以获得优异的密度。I / O芯片也必须配备此解决方案，以便允许通用接口。PCI Express 4.0路由也需要新的材料和接口--AMD首次选择使用低损耗材料，并将自己在该领域的工作分类为“付出一些回报”。底层芯片的路由图我们可以看到芯片顶部的两个小芯片以及将它们连接到I / O芯片的导线迹线，每个CCX中的四个矩形块可能对应于L3高速缓存。 这些改进是小芯片和芯片设计的第一阶段，小芯片的采用在半导体工业中仍然是一个非常新的现象。例如，我们还没有看到它们被更广泛地使用的一个原因是没有用于小芯片设计的通用接口或标准。这就是AMD和英特尔的优势所在 - 这两家公司都拥有构建连接组件和广泛IP组合的结构的经验，以提供必要的功能块。随着时间的推移，新的标准出现，我们将开始看到更多的公司尝试这些方法。从理论上讲，小芯片可以用于连接不同的IP模块，每个模块都使用不同的材料或不同的工艺节点。 在这种情况下，AMD的芯片组是在7nm上构建的，芯片组是在14nm上构建的，实际处理I / O的I / O芯片部分使用12nm - 这实际上是经过调整的设计规则和库的14nm优化。（AMD通常表示小芯片为7nm，I / O为14nm，但该公司在E3深潜时给了我们一些额外的深度）。 AMD对AM4的预计使用寿命一无所知，或者说是否会在2020年之后转向AM5。该公司重申它打算到2020年支持AM4插座，但此后对其计划一无所知。有人谈到第一批DDR5模块可能在2019年底或2020年初上市，这意味着当我们看到第一款主流DDR5芯片组时，2021可能很容易 - 而且AMD可能会选择推出Socket AM5来充分利用不同的需求路由和电路布局，以支持新的DRAM。然而，这只是我们的猜想，而该公司也没有发布任何的公告。 |